세계
7위
대만 TSMC, 1.6나노 'A16' 공정 개발 성공…올해 4분기 양산 돌입
뉴스보이
2026.08.20. 13:06
뉴스보이
2026.08.20. 13:06
간단 요약
간단 요약
A16 공정은 기존 대비 속도와 전력 효율을 대폭 개선해 AI 및 고성능 컴퓨팅에 최적화되었습니다.
TSMC는 41조 원 규모의 투자를 단행하며 2028년 1.4나노 양산을 위한 로드맵을 가속화합니다.
이 기사는 13개 언론사의 보도를 교차 검증하여 작성되었습니다.
이 기사는 13개 언론사의 보도를 교차 검증하여 작성되었습니다.
세계 최대 파운드리 업체인 TSMC가 1.6나노(A16) 공정 칩 개발과 검증을 완료했습니다. 이번 공정은 웨이퍼 후면전력공급(BSPDN) 기술인 '슈퍼 파워 레일(SPR)'을 채택해 전력 공급망을 후면으로 배치함으로써 데이터 병목 현상을 획기적으로 제거했습니다.
A16 공정은 기존 2나노 개량형인 N2P 공정과 비교해 속도는 8~10% 빠르고, 전력 소비는 15~20% 줄었습니다. 또한 칩 집적도 역시 8~10% 향상되어 인공지능(AI)과 고성능 컴퓨팅(HPC) 분야에서 강력한 성능을 발휘할 것으로 기대됩니다.
TSMC는 올해 4분기부터 A16 공정 양산에 돌입할 예정입니다. 이를 뒷받침하기 위해 최근 이사회는 첨단 공정과 패키징 분야에 약 41조 원(294억 4,250만 달러) 규모의 자본 지출 계획을 승인하며 생산 능력 확충에 나섰습니다.
이번 기술 개발은 2028년으로 예정된 1.4나노(A14) 공정 양산의 징검다리 역할을 할 전망입니다. 한편, TSMC는 첨단 패키징 기술인 '칩 온 웨이퍼 온 서브스트레이트(CoWos)' 생산 부족 문제를 해결하기 위해 인텔 말레이시아 공장과 협력하는 등 산업 내 상호 보완적인 생태계를 구축하고 있습니다.
이 콘텐츠는 뉴스보이의 AI 저널리즘 엔진으로 생성 되었으며, 중립성과 사실성을 준수합니다. AI가 작성한 초안을 바탕으로 뉴스보이 에디터들이 최종검수하였습니다. (오류신고 : support@curved-road.com)
• 이 콘텐츠는 뉴스보이의 AI 저널리즘 엔진으로 생성 되었으며, 중립성과 사실성을 준수합니다.
• AI가 작성한 초안을 바탕으로 뉴스보이 에디터들이 최종검수하였습니다. (오류신고 : support@curved-road.com)
