데일리 TOP10
9위
원자 바꿔 단일 박막에 전극까지…IBS, 차세대 '모듈형 트랜지스터' 개발
뉴스보이
2026.10.16. 03:01
뉴스보이
2026.10.16. 03:01
전하 장벽 3분의 1 축소와 차세대 초저전력 적층 소자 확장성 입증
1
기초과학연구원 조문호 연구팀이 원자를 선택 치환해 단일 박막에 반도체·절연막·준금속을 구현하는 모듈형 트랜지스터 기술을 개발함.
2
연구팀은 박막 내 원자를 0.7나노미터 단위로 정밀 변환해 복잡한 기존 소재 적층 공정의 한계를 극복함.
3
특히 준금속 접합층을 적용해 전하 이동 에너지 장벽을 기존 대비 3분의 1 수준인 35.5밀리전자볼트로 낮춤.
4
게이트 전압 변화량도 61.3밀리볼트로 상온 이론 최솟값에 근접시켰고 1볼트 구동 상보형 인버터까지 구현함.
5
이번 연구는 국제학술지 사이언스 16일자에 실렸으며 연구팀은 대면적 공정 및 3차원 집적회로 개발을 모색할 계획임.
원자 치환 기술이 연 차세대 반도체의 길
실리콘 반도체는 왜 한계에 부딪혔는가
원자 치환 공정은 어떻게 계면 문제를 풀었는가
트랜지스터 성능은 어디까지 개선되었는가
실제 양산 라인 적용을 위해 남은 과제는 무엇인가
실리콘 반도체는 왜 한계에 부딪혔는가
•
현재 반도체 공정이 3나노미터와 2나노미터 이하로 좁아지면서 기존 실리콘 소자는 심각한 물리적 한계에 부딪혔습니다. 전류를 켜고 끄는 게이트 길이가 극도로 짧아져 전류가 새는 현상이 급증하고 있기 때문입니다.
•
실리콘 박막 두께를 3나노미터 밑으로 줄이면 표면 결함 때문에 전하가 흩어져 이동 속도가 급격히 떨어집니다. 이에 따라 얇은 두께에서도 표면 결함 없이 전하를 빠르게 전달하는 2차원 반도체 소재가 유력한 대안으로 주목받고 있습니다.
원자 치환 공정은 어떻게 계면 문제를 풀었는가
•
기존에는 얇은 2차원 소재 위에 절연막을 고르게 입히거나 금속 전극을 부착할 때 접촉면이 손상되고 전기 저항이 커지는 문제가 있었습니다. 서로 다른 박막을 한 장씩 떼어내 겹쳐 쌓는 방식도 공정이 까다로워 넓은 면적에 적용하기 어려웠습니다.
•
연구팀은 중심 텅스텐 골격을 그대로 둔 채 셀레늄 원자만 원하는 물질로 바꿔치기하는 기술로 이를 극복했습니다. 박막 사이의 미세한 틈을 막으로 삼아 반응 온도와 기체 압력을 조절함으로써 약 0.7나노미터 원자층 단위로 정밀하게 변환했습니다.
•
이 방식으로 하나의 박막 안에 반도체와 절연막은 물론 전기가 잘 통하는 준금속 전극 접합층까지 손상 없이 매끄럽게 연결했습니다. 반도체 가림막을 활용해 평면의 특정 위치만 선택적으로 바꾸는 제어에도 성공했습니다.
트랜지스터 성능은 어디까지 개선되었는가
•
새로 개발된 모듈형 트랜지스터는 전류 제어 효율과 접촉 저항을 획기적으로 개선했습니다. 준금속 접합층을 도입한 결과 전하가 넘어가는 에너지 장벽이 35.5밀리전자볼트로 낮아져 기존 직접 부착 방식보다 3분의 1 수준으로 줄었습니다.
•
전류를 10배 늘리는 데 필요한 전압 변화량은 61.3밀리볼트를 기록해 상온 이론 최솟값인 약 60밀리볼트에 매우 근접했습니다. 또한 절연막의 등가산화막두께가 1나노미터 미만을 달성해 국제 반도체 로드맵의 초미세 소자 기준을 충족했습니다.
•
연구팀은 성질이 다른 두 트랜지스터를 수직으로 쌓아 1볼트 저전압에서 작동하는 상보형 인버터까지 제작했습니다. 이 실험은 이번 원천기술이 개별 소자 개발에 머물지 않고 입체 집적회로로 확장될 수 있음을 증명했습니다.
실제 양산 라인 적용을 위해 남은 과제는 무엇인가
•
실험실에서 입증된 이번 기술이 실제 생산 공정으로 이어지려면 12인치 대면적 웨이퍼 전면에 결함 없이 균일하게 증착하는 기술이 필요합니다. 넓은 면적에서 일정한 두께와 물성을 유지하지 못하면 수율을 확보할 수 없기 때문입니다.
•
기존 반도체 제조 공정의 금속 배선이 손상되지 않도록 400도 이하의 저온에서 원자를 치환하는 공정 조건도 만족해야 합니다. 글로벌 반도체 업계는 3차원 적층 트랜지스터와 1나노미터 미만 공정이 본격화되는 2030년대 전후에 2차원 소재의 양산 도입이 시작될 것으로 전망합니다.
실리콘 반도체는 왜 한계에 부딪혔는가
•
현재 반도체 공정이 3나노미터와 2나노미터 이하로 좁아지면서 기존 실리콘 소자는 심각한 물리적 한계에 부딪혔습니다. 전류를 켜고 끄는 게이트 길이가 극도로 짧아져 전류가 새는 현상이 급증하고 있기 때문입니다.
•
실리콘 박막 두께를 3나노미터 밑으로 줄이면 표면 결함 때문에 전하가 흩어져 이동 속도가 급격히 떨어집니다. 이에 따라 얇은 두께에서도 표면 결함 없이 전하를 빠르게 전달하는 2차원 반도체 소재가 유력한 대안으로 주목받고 있습니다.
원자 치환 공정은 어떻게 계면 문제를 풀었는가
•
기존에는 얇은 2차원 소재 위에 절연막을 고르게 입히거나 금속 전극을 부착할 때 접촉면이 손상되고 전기 저항이 커지는 문제가 있었습니다. 서로 다른 박막을 한 장씩 떼어내 겹쳐 쌓는 방식도 공정이 까다로워 넓은 면적에 적용하기 어려웠습니다.
•
연구팀은 중심 텅스텐 골격을 그대로 둔 채 셀레늄 원자만 원하는 물질로 바꿔치기하는 기술로 이를 극복했습니다. 박막 사이의 미세한 틈을 막으로 삼아 반응 온도와 기체 압력을 조절함으로써 약 0.7나노미터 원자층 단위로 정밀하게 변환했습니다.
•
이 방식으로 하나의 박막 안에 반도체와 절연막은 물론 전기가 잘 통하는 준금속 전극 접합층까지 손상 없이 매끄럽게 연결했습니다. 반도체 가림막을 활용해 평면의 특정 위치만 선택적으로 바꾸는 제어에도 성공했습니다.
트랜지스터 성능은 어디까지 개선되었는가
•
새로 개발된 모듈형 트랜지스터는 전류 제어 효율과 접촉 저항을 획기적으로 개선했습니다. 준금속 접합층을 도입한 결과 전하가 넘어가는 에너지 장벽이 35.5밀리전자볼트로 낮아져 기존 직접 부착 방식보다 3분의 1 수준으로 줄었습니다.
•
전류를 10배 늘리는 데 필요한 전압 변화량은 61.3밀리볼트를 기록해 상온 이론 최솟값인 약 60밀리볼트에 매우 근접했습니다. 또한 절연막의 등가산화막두께가 1나노미터 미만을 달성해 국제 반도체 로드맵의 초미세 소자 기준을 충족했습니다.
•
연구팀은 성질이 다른 두 트랜지스터를 수직으로 쌓아 1볼트 저전압에서 작동하는 상보형 인버터까지 제작했습니다. 이 실험은 이번 원천기술이 개별 소자 개발에 머물지 않고 입체 집적회로로 확장될 수 있음을 증명했습니다.
실제 양산 라인 적용을 위해 남은 과제는 무엇인가
•
실험실에서 입증된 이번 기술이 실제 생산 공정으로 이어지려면 12인치 대면적 웨이퍼 전면에 결함 없이 균일하게 증착하는 기술이 필요합니다. 넓은 면적에서 일정한 두께와 물성을 유지하지 못하면 수율을 확보할 수 없기 때문입니다.
•
기존 반도체 제조 공정의 금속 배선이 손상되지 않도록 400도 이하의 저온에서 원자를 치환하는 공정 조건도 만족해야 합니다. 글로벌 반도체 업계는 3차원 적층 트랜지스터와 1나노미터 미만 공정이 본격화되는 2030년대 전후에 2차원 소재의 양산 도입이 시작될 것으로 전망합니다.
#기초과학연구원
#조문호
#사이언스
#모듈형 트랜지스터
#반도체
이 콘텐츠는 뉴스보이의 AI 저널리즘 엔진으로 생성 되었으며, 중립성과 사실성을 준수합니다. AI가 작성한 초안을 바탕으로 뉴스보이 에디터들이 최종검수하였습니다. (오류신고 : support@curved-road.com)
• 이 콘텐츠는 뉴스보이의 AI 저널리즘 엔진으로 생성 되었으며, 중립성과 사실성을 준수합니다.
• AI가 작성한 초안을 바탕으로 뉴스보이 에디터들이 최종검수하였습니다. (오류신고 : support@curved-road.com)
